Какие логические элементы имеются в библиотеке ewb

Исследование логических элементов НЕ, И, ИЛИ, И-НЕ, ИЛИ-НЕ

1. Построить логическую схему для заданного логического выражения с использованием элементов И, ИЛИ, НЕ.

2. Построить логическую схему для заданного логического выражения, используя программу Electronics Workbench.

3. Построить логическую схему для заданного логического выражения на микросхемах представленных в программе Electronics Workbench.

4. Выполнить преобразование заданной логической функции так, чтобы она была представлена через операцию И-НЕ.

5. Построить для заданного логического выражения логическую схему с использованием элементов И-НЕ на микросхемах, представленных в программе Electronics Workbench.

Задана логическая функция (1):

1. Построим логическую схему с использованием элементов И, ИЛИ, НЕ.

Для построения схемы по приведенному выражению потребуется:

— четыре инвертора (все четыре аргумента входят в запись в инверсном значении);

— один элемент 2И (для реализации выражений x₁ x₂,);

— два элемента 3И (для реализации выражения );

— один элемент 4ИЛИ для объединения предварительных результатов преобразования на одну общую шину.

Схема имеет вид — рис.1.

Рис.1. Логическая схема с использованием элементов И, ИЛИ, НЕ.

2. Построение схемы по заданному логическому выражению в программе Electronics Workbench (EWB)

Построим схему по заданному логическому выражению:

Рис. 2. Логическая схема с использованием элементов И, ИЛИ, НЕ в программе EWB.

Далее подаем на вход схемы заданную кодовую комбинацию (0011), для этого необходимо замкнуть ключи F, D нажатием соответствующих клавиш. Это будет соответствовать подаче сигнала логической единицы, а не нажатые клавиши A,S — сигналу логического 0.

3. Построить логическую схему, используя микросхемы, представленные в программе Electronics Workbench.

Следующую схему строим также используя логические элементы И, ИЛИ, НЕ, но уже относительно к заданной серии микросхем, которые приведены в программе Electronics Workbench. В программе EWB есть микросхемы которые содержат по 2, 3, 4 элемента И, ИЛИ, НЕ. На два, три, четыре входа соответственно элементы (2И, 3И, 4И, 2ИЛИ, 3ИЛИ, 4ИЛИ). С целью реализации схемы используя логические элементы И, ИЛИ, НЕ на микросхемах, которые даются в программе Electronics Workbench.

Для построения схемы потребуется четыре инвертора, пять элементов 2И, один элемент 3ИЛИ. Схема приведена на рис. 3.

В этой схеме использованы следующие микросхемы:

Рис.3. Логическая схема с использованием элементов И, ИЛИ, НЕ на микросхемах предложенных в программе EWB.

4. Выполнить преобразование заданной логической функции так, чтобы она была представлена через операцию И-НЕ.

Для построения схемы с использованием элементов И-НЕ необходимо выполнить преобразование исходного выражения так, чтобы оно было записано через операцию Штрих Шеффера. Для этого к исходному выражению применяем закон двойного отрицания и правило де Моргана.

5. Построить логическую схему с использованием элементов И-НЕ на микросхемах, представленных в программе Electronics Workbench.

Для построения логической схемы допускается применение микросхем с любым числом входов, которые имеются в программе EWB. Предполагается, что инверторы также должны быть выполнены на элементах И-НЕ. Это легко реализуемо, т.к. для этого достаточно соединить все входы элемента И-НЕ вместе. Схема приведена на рис. 4.

Рис.4. Логическая схема с использованием элементов И-НЕ на микросхемах,

логический микросхема программа элемент

Схема (рис. 4) построена на трех микросхемах:

— три микросхемы К155ЛА3 (в всех микросхемах используются все четыре элемента). Для реализации инверторов входы логического элемента соединены вместе и на них подается значение одного аргумента.

Для проверки на входы всех трех построенных схем подана одна и та же кодовая комбинация сигналов 0011. Результат на выходе всех схем получился одинаковый.

1. Панфилов Д.И. Электротехника и электроника в экспериментах и упражнениях: Практикум на Electronics Workbench: В 2 т.: Электроника.- М.: ДОДЭКА, 2000.

2. Цифровые интегральные микросхемы: Справочник / П.П. Мальцев и др. — М.: Радио и связь, 1994.

3. Система схемотехнического моделирования Electronics Workbench 5.0 и ее применение для анализа электронных устройств ДСМ: Учебное пособие. С.В. Гоголин.

Разработка и моделирование в программе Electronics Workbench

Разработка любого радиоэлектронного устройства сопровождается физическим или математическим моделированием. Физическое моделирование связано с большими материальными затратами, поскольку требуется изготовление макетов и их трудоемкое исследование. Часто физическое моделирование просто невозможно из-за чрезвычайной сложности устройства, например, при разработке больших и сверхбольших интегральных микросхем. В этом случае прибегают к математическому моделированию с использованием средств и методов вычислительной техники.

Например, известный пакет P-CAD содержит блок логического моделирования цифровых устройств, однако для начинающих, в том числе и для студентов, он представляет значительные трудности в освоении. Не меньшие трудности встречаются и при использовании системы DesignLab. Как показал анализ состояния программного обеспечения схемотехнического моделирования, на этапе начального освоения методов автоматизированного проектирования и на этапах проведения поисково-исследовательских работ целесообразно рассмотреть возможность использования следующих программ типа Electronics Workbench — EWB.
Система схемотехнического моделирования Electronics Workbench предназначена для моделирования и анализа электрических схем рис.1. Правильно говорить: система моделирования и анализа электрических схем Electronics Workbench, но для краткости здесь и далее мы будем называть её программой.
Программа Electronics Workbench позволяет моделировать аналоговые, цифровые и цифро-аналоговые схемы большой степени сложности. Имеющиеся в программе библиотеки включают в себя большой набор широко распространенных электронных компонентов. Есть возможность подключения и создания новых библиотек компонентов.

Параметры компонентов можно изменять в широком диапазоне значений. Простые компоненты описываются набором параметров, значения которых можно изменять непосредственно с клавиатуры, активные элементы — моделью, представляющей собой совокупность параметров и описывающей конкретный элемент или его идеальное представление.
Модель выбирается из списка библиотек компонентов, параметры модели также могут быть изменены пользователем. Широкий набор приборов позволяет производить измерения различных величин, задавать входные воздействия, строить графики. Все приборы изображаются в виде, максимально приближенном к реальному, поэтому работать с ними просто и удобно.
Результаты моделирования можно вывести на принтер или импортировать в текстовый или графический редактор для их дальнейшей обработки. Программа Electronics Workbench совместима с программой P-SPICE, то есть предоставляет возможность экспорта и импорта схем и результатов измерений в различные её версии.

Основные достоинства программы
Экономия времени Работа в реальной лаборатории требует больших временных затрат на подготовку эксперимента. Теперь, с появлением Electronics Workbench, электронная лаборатория всегда будет под рукой, что позволяет сделать изучение электрических схем более доступным. Достоверность измерений
В природе не существует двух совершенно одинаковых элементов, то есть все реальные элементы имеют большой разброс значений, что приводит к погрешностям в ходе проведения эксперимента. В Electronics Workbench все элементы описываются строго установленными параметрам, поэтому каждый раз в ходе эксперимента будет повторяться результат, определяемый только параметрами элементов и алгоритмом расчета.
Удобство проведения измерений Учеба невозможна без ошибок, а ошибки в реальной лаборатории порой очень дорого обходятся экспериментатору. Работая с Electronics Workbench, экспериментатор застрахован от случайного поражения током, а приборы не выйдут из строя из-за неправильно собранной схемы. Благодаря этой программе в распоряжении пользователя имеется такой широкий набор приборов, который вряд ли будет доступен в реальной жизни.
Таким образом, у Вас всегда имеется уникальная возможность для планирования и проведения широкого спектра исследований электронных схем при минимальных затратах времени. Графические возможности Сложные схемы занимают достаточно много места, изображение при этом стараются сделать более плотным, что часто приводит к ошибкам в подключении проводников к элементам цепи. Electronics Workbench позволяет разместить схему таким образом, чтобы были чётко видны все соединения элементов и одновременно вся схема целиком.

Интуитивность и простота интерфейса делают программу доступной любому, кто знаком с основами использования Windows. Совместимость с программой P-SPICE Программа Electronics Workbench базируется на стандартных элементах программы SPICE. Это позволяет экспортировать различные модели элементов и проводить обработку результатов, используя дополнительные возможности различных версий программы Р-SPICE.

Компоненты и проведение экспериментов
В библиотеки компонентов программы входят пассивные элементы, транзисторы, управляемые источники, управляемые ключи, гибридные элементы, индикаторы, логические элементы, триггерные устройства, цифровые и аналоговые элементы, специальные комбинационные и последовательные схемы.
Активные элементы могут быть представлены моделями как идеальных, так и реальных элементов. Возможно также создание своих моделей элементов и добавление их в библиотеки элементов. В программе используется большой набор приборов для проведения измерений: амперметр, вольтметр, осциллограф, мультиметр, Боде-плоттер (графопостроитель частотных характеристик схем), функциональный генератор, генератор слов, логический анализатор и логический преобразователь.
Анализ схем Electronics Workbench может проводить анализ схем на постоянном и переменном токах. При анализе на постоянном токе определяется рабочая точка схемы в установившемся режиме работы. Результаты этого анализа не отражаются на приборах, они используются для дальнейшего анализа схемы. Анализ на переменном токе использует результаты анализа на постоянном токе для получения линеаризованных моделей нелинейных компонентов.
Анализ схем в режиме АС может проводиться как во временной, так и в частотной областях. Программа также позволяет производить анализ цифро-аналоговых и цифровых схем. В Electronics Workbench можно исследовать переходные процессы при воздействии на схемы входных сигналов различной формы.

Операции, выполняемые при анализе:
Electronics Workbench позволяет строить схемы различной степени сложности при помощи следующих операций:
• выбор элементов и приборов из библиотек,
• перемещение элементов и схем в любое место рабочего поля,
• поворот элементов и групп элементов на углы, кратные 90 градусам,
• копирование, вставка или удаление элементов, групп элементов, фрагментов схем и целых схем,
• изменение цвета проводников,
• выделение цветом контуров схем для более удобного восприятия,
• одновременное подключение нескольких измерительных приборов и наблюдение их показаний на экране монитора,
• присваивание элементу условного обозначения,
• изменение параметров элементов в широком диапазоне. Все операции производятся при помощи мыши и клавиатуры. Управление только с клавиатуры невозможно.

Путем настройки приборов можно:
• изменять шкалы приборов в зависимости от диапазона измерений,
• задавать режим работы прибора,
• задавать вид входных воздействий на схему (постоянные и гармонические токи и напряжения, треугольные и прямоугольные импульсы).
Графические возможности программы позволяют:
• одновременно наблюдать несколько кривых на графике,
• отображать кривые на графиках различными цветами,
• измерять координаты точек на графике,
• импортировать данные в графический редактор, что позволяет произвести необходимые преобразования рисунка и вывод его на принтер.
Electronics Workbench позволяет использовать результаты, полученные в программах Р-SPICE, РСВ, а также передавать результаты из Electronics Workbench в эти программы. Можно вставить схему или её фрагмент в текстовый редактор и напечатать в нем пояснения или замечания по работе схемы.

Работа с Electronics Workbench
Программа Electronics Workbench предназначена для моделирования и анализа электронных схем. Возможности программы Electronics Workbench v.5 примерно эквивалентны возможностям программы MicroCap и позволяют выполнять работы от простейших экспериментов до экспериментов по статистическому моделированию.
При создании схемы Electronics Workbench позволяет:
-выбирать элементы и приборы из библиотек,

-перемещать элементы и схемы в любое место рабочего поля,

-поворачивать элементы и их группы на углы, кратные 90 градусам,

-копировать, вставлять или удалять элементы, фрагменты схем,

-изменять цвета проводников,

-выделять цветом контура схем,

-одновременно подключать несколько измерительных приборов и наблюдать их показания на экране монитора,
-присваивать элементам условные обозначения,

-изменять параметры элементов.

Изменяя настройки приборов можно:
-изменять шкалы приборов в зависимости от диапазона измерений,

-задавать режим работы прибора,

-задавать вид входных воздействий на схему (постоянные или гармонические токи или напряжения, треугольные или прямоугольные импульсы).

-вставлять схему или ее фрагмент в текстовый редактор, в котором печатается пояснение по работе схемы.

Компоненты Electronics Workbench
После запуска WEWB32 на экране появляются строка меню и панель компонентов.
Панель компонентов состоит из пиктограмм полей компонентов, а поле компонентов — из условных изображений компонентов.
Щелчком мыши на пиктограмме компонентов открывается поле соответствующее этой пиктограмме.
Ниже приведены некоторые элементы из полей компонентов:

Basic (базовые компоненты)

Соединяющий узел

Узел служит для соединения проводников и создания контрольных точек.

Резистор

Сопротивление резистора может быть задано числом в Ом, кОм, МОм

Конденсатор

ёмкость конденсатора задается числом с указанием размерности (пФ, нФ, мкФ, мФ, Ф).

Ключ

Ключ, управляемый клавишей. Такие ключи могут быть замкнуты или разомкнуты при помощи управляемых клавиш на клавиатуре. ( Имя управляющей клавиши можно ввести с клавиатуры в диалоговом окне, появляющемся после двойного щелчка мышью на изображении ключа.)

Земля

Компонент «Заземление» имеет нулевое напряжение и служит точкой для отсчета потенциалов.

Источник постоянного напряжения 12В

ЭДС источника постоянного напряжения указывается числом с указанием размерности (от мкВ до кВ)

Источник постоянного тока 1А

Ток источника постоянного тока задается числом с указанием размерности (от мкА до кА)

Источник переменного напряжения 220 В / 50 Гц

Действующее значение (root-mean-sguare-RMS) напряжения источника задается числом с указанием размерности (от мкВ до кВ). Имеется возможность установки частоты и начальной фазы.

Источник переменного тока 1 А/1 Гц

Действующее значение тока источника задается числом с указанием размерности (от мкА до кА). Имеется возможность установки частоты и начальной фазы.

Генератор тактов 1000 Гц / 50%

Генератор вырабатывает периодическую последовательность прямоугольных импульсов. Можно регулировать амплитуду импульсов, скважность и частоту следования импульсов.

Indicators (Приборы из библиотеки индикаторов)

Простейшими приборами являются вольтметр и амперметр. Они автоматически изменяют диапазон измерений. В одной схеме можно применять несколько таких приборов одновременно.

Вольтметр

Вольтметр используется для измерения переменного или постоянного напряжения. Выделенная толстой линией сторона прямоугольника соответствует отрицательной клемме.
Двойным щелчком на изображении вольтметра открывается диалоговое окно для изменения параметров вольтметра:
-величины внутреннего сопротивления -вида измеряемого напряжения (DC-постоянное, АС-переменное).
При измерении переменного синусоидального напряжения (АС) вольтметр показывает действующее значение

Амперметр

Амперметр используется для измерения переменного или постоянного тока. Выделенная толстой линией сторона прямоугольника соответствует отрицательной клемме.
Двойным щелчком на изображении амперметра открывается диалоговое окно для изменения параметров амперметра
Овеличины внутреннего сопротивления Овида измеряемого напряжения (DC-постоянное, АС-переменное).
При измерении переменного синусоидального напряжения (АС) амперметр показывает действующее значение

Instruments

1 .Функциональный генератор

Генератор является идеальным источником напряжения, вырабатывающего сигналы синусоидальной, либо треугольной, либо прямоугольной формы. Средний вывод генератора при подключении к схеме обеспечивает общую точку для отсчета амплитуды переменного напряжения. Для отсчета напряжения относительно нуля этот вывод заземляют. Крайний левый и правый выводы служат для подачи сигнала на схему. Напряжение на правом выводе изменяется в положительном направлении относительно общего вывода, на левом выводе — в отрицательном.
При двойном щелчку мыши на изображении генератора открывается увеличенное изображение генератора на котором можно задать:
-форму выходного сигнала,
-частоту выходного напряжения (Frequency),
-скважность (Duty cycle),
-амплитуду выходного напряжения (Amplitude),
-постоянную составляющую выходного напряжения (Offset).

2. Осциллограф

На изображении осциллографа имеется четыре входных зажима
-верхний правый зажим — общий,
-нижний правый — вход синхронизации,
-левый и правый нижние зажимы представляют собой входы Канал А и Канал В соответственно.
Двойным щелчком по уменьшенному изображению осциллографа открывается изображение простой модели осциллографа на которой можно установить
-расположение осей, по которым откладывается сигнал,
-нужный масштаб развертки по осям,
-смещение начала координат по осям,
-емкостной вход (кнопка АС) или потенциальный вход (кнопка DC) канала,
-режим синхронизации (внутренний или внешний).

Поле Trigger служит для определения момента начала развертки на экране осциллографа. Кнопки в строке Edge задают момент запуска осциллограммы по положительному или отрицательному фронту импульса на входе синхронизации. Поле Level позволяет задавать уровень при превышении которого запускается развертка.
Кнопки Auto, А, В, Ext задают режимы синхронизации
-Auto -автоматический запуск развертки при включении схемы. Когда луч доходит до конца экрана, осциллограмма прописывается с начала экрана,
-А — запускающим является сигнал, поступающий на вход А,
-В — запускающим является сигнал, поступающий на вход В,
-Ext — Внешний запуск. В этом случае сигналом запуска является сигнал, подаваемый на вход синхронизации.

Нажатие кнопки EXPAND на простой модели осциллографа открывает расширенную модель осциллографа. В отличие от простой модели здесь имеются три информационных табло, на которых выводятся результаты измерений. Кроме этого, непосредственно под экраном находится линейка прокрутки, позволяющая наблюдать любой временной отрезок от момента включения до момента выключения схемы.

На экране осциллографа расположены два курсора (красный и синий), обозначаемые 1 и 2, при помощи которых можно измерить мгновенные значения напряжений в любой точке осциллограммы. Для этого курсоры перетаскиваются мышью в требуемое положение (мышью захватывают треугольники в верхней части курсора).
Координаты точек пересечения первого курсора с осциллограммами отображаются на левом табло, координаты второго курсора на среднем табло. На правом табло отображаются значения разностей между соответствующими координатами первого и второго курсоров.
Кнопка Reduce обеспечивает переход к простой модели осциллографа.

3. Графопостроитель (Боде-плоттер)

Используется для построения амплитудно-частотных (АЧХ) и фазо-частотных <ФЧХ) характеристик схемы.
Графопостроитель измеряет отношение амплитуд сигналов в двух точках схемы и фазовый сдвиг между ними. Для измерений графопостроитель генерирует собственный спектр частот, диапазон которого может задаваться при настройке прибора. Частота любого переменного источника в исследуемой схеме игнорируется, однако схема должна включать какой либо источник переменного тока.
Графопостроитель имеет четыре зажима: два входных (IN) и два выходных (OUT). Левые выводы входов IN и OUT подключаются к исследуемым точкам , а правые выводы входов IN и OUT заземляются.
При двойном щелчке по изображению графопостроителя открывается его увеличенное изображение.

Кнопка MAGNITUDE нажимается для получения АЧХ, кнопка PHASE — для получения ФЧХ.
Панель VERTICAL задает:
-начальное (I) значение параметра вертикальной оси,
-конечное (F) значение параметра вертикальной оси
-вид шкалы вертикальной оси — логарифмическая (LOG) или линейная (LIN).
Панель HORIZONTAL настраивается аналогично.
При получении АЧХ по вертикальной оси откладывается отношение напряжений:
-в линейном масштабе от 0 до 10Е9;
-в логарифмическом масштабе от — 200 dB до 200 dB.
При получении ФЧХ по вертикальной оси откладываются градусы от -720 градусов до +720 градусов.
По горизонтальной оси всегда откладывается частота в Гц или в производных единицах.
В начале горизонтальной шкалы расположен курсор. Координаты точки перемещения курсора с графиком выводятся на информационных полях внизу справа.

Моделирование схем
Исследуемая схема собирается на рабочем поле с использованием мыши и клавиатуры.
При построении и редактировании схем выполняются следующие операции:
-выбор компонента из библиотеки компонентов;
-выделение объекта;
-перемещение объекта;
-копирование объектов;
-удаление объектов;
-соединение компонентов схемы проводниками;
-установка значений компонентов;
-подключение измерительных приборов.
После построения схемы и подключения приборов анализ работы схемы начинается после нажатия выключателя в правом верхнем углу окна программы (при этом в нижнем левом углу экрана показываются моменты схемного времени).
Повторное нажатие выключателя прекращает работу схемы.
Сделать паузу при работе схемы можно нажатием клавиши F9 на клавиатуре; повторное нажатие F9 возобновляет работу схемы (аналогичного результата можно добиться нажимая кнопку Pause, расположенную под выключателем.)
Выбор компонента необходимого для построения схемы производится после выбора поля компонентов, содержащего необходимый элемент. Этот элемент захватывается мышью и перемещается на рабочее поле.
Выделение объекта. При выборе компонента необходимо щелкнуть на нем левой клавишей мыши. При этом компонент становится красным. (Снять выделение можно щелчком мыши в любой точке рабочего поля.)
Перемещение объекта. Для перемещения объекта его выделяют, устанавливают указатель мыши на объект и, держа нажатой левую клавишу мыши перетаскивают объект.
Объект можно поворачивать. Для этого объект нужно предварительно выделить, затем щелкнуть правой клавишей мыши и выбрать необходимую операцию
-Rotate (поворот на 90 градусов),
-Flip vertical (переворот по вертикали),
-Flip horizontal (переворот по горизонтали)
Копирование объектов осуществляется командой Сору из меню Edit. Перед копированием объект нужно выделить. При выполнении команды выделенный объект копируется в буфер. Для вставки содержимого буфера на рабочее поле нужно выбрать команду Paste из меню Edit
Удаление объектов. Выделенные объекты можно удалить командой Delete.
Соединение компонентов схемы проводниками. Для соединения компонентов проводниками нужно подвести указатель мыши к выводу компонента (при этом на выводе появится черная точка). Нажав левую кнопку мыши, переместите ее указатель к выводу компонента, с которым нужно соединиться, и отпустите кнопку мыши. Выводы компонентов соединятся проводником.
Цвет проводника можно изменить, если дважды щелкнуть по проводнику мышью и выбрать из появившегося окна необходимый цвет.
Удаление проводника. Если по какой -либо причине проводник нужно удалить, необходимо подвести указатель мыши к выходу компонента (должна появиться черная точка). Нажав левую клавишу мыши, переместите ее на пустое место рабочего поля и отпустите кнопку мыши. Проводник исчезнет.

Установка значений параметров производится в диалоговом окне свойств компонента, которое открывается двойным щелчком мыши по изображению компонента (Закладка Value).
Каждому компоненту можно присвоить имя (Закладка Label)
Подключение приборов. Для подключения прибора к схеме нужно мышью перетащить прибор с панели инструментов на рабочее поле и подключить выводы прибора к исследуемым точкам. Некоторые приборы необходимо заземлять, иначе их показания будут неверными.
Расширенное изображение прибора появляется при двойном щелчке по уменьшенному изображению.
Упражнение: Соберите схему делителя напряжения, показанную на рисунке.
-Подайте на вход схемы с функционального генератора синусоидальное напряжение частотой 3 кГц и амплитудой 5 В,
-Этот же сигнал подключите к каналу А осциллографа,
-Подключите к выходу делителя канал В осциллографа,
-выделите проводники канала А и канала В различными цветами,
-Включите схему, при необходимости измените настройки измерительных приборов,
-Перейдите к расширенной модели осциллографа. Используя курсор и левое информационное табло измерьте амплитудное значение выходного сигнала.
-Дополнительно подключите к входу и выходу вольтметры и снова включите схему.
Добейтесь правильных показаний вольтметров.

Генератор слов
На схему выводится уменьшенное изображение генератора слов

На 16 выходов в нижней части генератора параллельно подаются биты генерируемого слова.
На выход тактового сигнала (правый нижний) подается последовательность тактовых импульсов с заданной частотой.
Вход синхронизации используется для подачи синхронизирующего импульса от внешнего источника.
Двойным щелчком мыши открывается расширенное изображение генератора

Левая часть генератора содержит 16 разрядные слова, задаваемые в шестнадцатеричном коде. Каждая кодовая комбинация заносится с помощью клавиатуры. Номер редактируемой ячейки (от О до 03FF, т.е. от 0 до 2047) высвечивается в окошке Edit. В процессе работы генератора в отсеке Address индицируется адрес текущей ячейки (Current), начальной ячейки (Initial) и конечной ячейки (Final). Выдаваемые на 16 выходов (внизу генератора) кодовые комбинации индицируются в коде ASCII и двоичном коде (Binary).
Генератор может работать в шаговом, циклическом и непрерывном режимах.
-Кнопка Step переводит генератор в пошаговый режим;
-Жнопка Burst — в циклический режим (на выход генератора однократно последовательно поступают все слова;
-Кнопка Cycle — в непрерывный режим. Для того чтобы прервать работу в непрерывном режиме, нужно еще раз нажать кнопку Cycle.
Панель Trigger определяет момент запуска генератора (Internal — внутренняя синхронизация, External — внешняя синхронизация по готовности данных. )
Режим внешней синхронизации используется в случае, когда исследуемое устройство может квитировать (подтверждать) получение данных. В этом случае на устройство вместе с кодовой комбинацией поступает сигнал с клеммы Data ready , а исследуемое устройство должно выдать сигнал получения данных, который должен быть подключен к клемме Trigger генератора слов. Этот сигнал и производит очередной запуск генератора.
Кнопка Breakpoint прерывает работу генератора в указанной ячейке. Для этого нужно выбрать требуемую ячейку курсором, а затем нажать кнопку Breakpoint
Кнопка Pattern открывает меню с помощью которого можно
Clear buffer — стереть содержимое всех ячеек,
Open — загрузить кодовые комбинации из файла с расширением .dp.
Save — записать все набранные на экране комбинации в файл;
Up counter — заполнить буфер экрана кодовыми комбинациями, начиная с 0 в нулевой ячейке и далее с прибавлением единицы в каждой последующей ячейке;
Down counter — заполнить буфер экрана кодовыми комбинациями, начиная с FFFF в нулевой ячейке и далее с уменьшением на 1 в каждой последующей ячейке;

Shift right — заполнить каждые четыре ячейки комбинациями 8000-4000-2000-1000 со смещением их в следующих четырех ячейках вправо;
Shift left -то же самое, но со смещением влево.

Логический анализатор
На схему выводится уменьшенное изображение логического анализатора

Логический анализатор подключается к схеме с помощью выводов в его левой части. Одновременно могут наблюдаться сигналы в 16 точках схемы. Анализатор снабжен двумя визирными линейками, что позволяет получать отсчеты временных интервалов Т1, Т2, Т2-Т1, а также линейкой прокрутки по горизонтали

В блоке Clock имеются клеммы для подключения обычного External и избирательного Qualifier источника запускающих сигналов, параметры которых могут быть установлены с помощью меню, вызываемого кнопкой Set.
Запуск можно производить по переднему (Positive) или заднему (Negative) фронту запускающего сигнала с использованием внешнего (External) или внутреннего (Internal) источника. В окне Clock qualifier можно установить значение логического сигнала (0,1 или х) при котором производится запуск анализатора.
Внешняя синхронизация может осуществлятся комбинацией логических уровней, подаваемых на входы каналов анализатора.

Какие логические элементы имеются в библиотеке ewb

Логический преобразователь — мощное устройство, производящее некоторые преобразования представления схем. Он используется для преобразования:

— схемы в таблицу истинности

— таблицы истинности в логическое выражение

— таблицы истинности в упрощенное логическое выражение

— логического выражения в таблицу истинности

— логического выражения в схему

— логического выражения в схему на базе элементов И-НЕ

Клавиши преобразования находятся на правой стороне панели логического преобразователя.

Для этого отметьте с помощью мыши входы таблицы истинности, необходимые для ее составления (подведите указатель мыши к необходимому входу и нажмите левую кнопку мыши). При этом значения возможных состояний на входах схемы будут заполнены автоматически. Затем поместите указатель мыши в столбец “out” для заполнения выходных значений схемы и нажмите левую кнопку мыши. Введите значения выходных сигналов схемы, соответствующих входным по таблице, причем если таблица истинности содержит неопределенности, то необходимо поставить символ “?”.

Логический преобразователь может создавать таблицу истинности для схем с максимальным числом входов равным 8 и всего с одним выходом.

Присоедините входы схемы к выводам “ A ”. “ H ” логического преобразователя. Затем присоедините выход схемы в выводу “ OUT ”.

Далее осуществите преобразование нажатием кнопки на панели логического преобразователя.

Также вы можете редактировать или преобразовывать таблицу истинности к другим видам, используя кнопки логического преобразователя.

Для получения логического выражения из таблицы истинности необходимо воспользоваться этим типом преобразования. Сначала введите таблицу истинности в рабочую область прибора. Далее нажмите с помощью мыши кнопку на панели таблицы истинности, соответствующую преобразованию таблицы истинности в логическое выражение. В нижней строке панели логического преобразователя будет показана полученное выражение. Если выражение не помещается полностью в отведенном для нее окне, то просмотреть остальную ее часть можно передвинув область просмотра выражения с помощью указателя в правом нижнем углу панели логического преобразователя.

Далее вы можете упростить полученное логическое выражение или преобразовать его в схему.

Для получения упрощенной формы записи логического выражения нажмите мышью кнопку на панели логического преобразователя.

EWB использует метод Куайна-МакКласки ( Quine-McCluskey ) для упрощения логического выражения. Этот метод гарантирует упрощение систем, имеющих большее число входов, чем может быть просчитано вручную при помощи карт Карно.

Подсказка: Логическое упрощение требует много памяти. Если ваш компьютер не имеет достаточного количества памяти, он не сможет завершить эту операцию.

Если известна логическое выражение, описывающее требуемый цифровой автомат, то получить таблицу истинности по этому выражению можно с помощью этой опции на панели управления прибора. Для этого преобразования установите курсор с помощью мыши в строку логического выражения, нажмите левую клавишу мыши и наберите имеющееся выражение. Входные значения обозначаются буквами от “ a” до “ h” (по названиям входов логического преобразователя). Для обозначения инверсии сигнала используется символ “ ’” после соответствующего входа. Для обозначения инверсии группы входов эта группа записывается в скобках и после закрывающей скобки ставится символ “ ’”. Логическая операция “ &” обозначается последовательной записью входных значений (например, “ a & h ” запишется как ah ) . Логическая операция “ E ” обозначается символом “+”. После того как вы набрали функцию, нажмите с помощью мыши кнопку преобразования .

В поле таблицы истинности появится таблица истинности, построенная по набранному вами логическому выражению.

Для упрощения логического выражения сначала преобразуйте его в таблицу истинности, а затем упростите

Данное преобразование используется для получения схемы по имеющемуся логическому выражению. Введите логическое выражение и нажмите мышью клавишу преобразования:

Логические элементы, которые составляют введенное логическое выражение будут помещены в рабочее пространство. Все эти элементы будут выделены, таким образом вы сможете перемещать их по рабочему пространству в любое место или скопировать и поместить их в подсхему.

Подсказка: Таким образом вы можете разрабатывать сложные схемы, например, декодеры.

Этот тип преобразования используется при необходимости получения схемы, состоящей только из логических элементов И-НЕ. Введите логическое выражение и нажмите клавишу преобразования:

Моделирование и оптимизация инновационных логических элементов ПЛИС Текст научной статьи по специальности «Математика»

Аннотация научной статьи по математике, автор научной работы — Вихорев Р.В., Прохоров А.С., Тюрин С.Ф., Никитин А.С.

Вычисление, или, как принято говорить, реализация логических функций со времени изобретения электромагнитного реле в середине ХIХ в. является одной из важнейших задач, решаемых цифровой аппаратурой. Эта своего рода макрореализация бинарной логики, включавшая как вариант и использование в ряде случаев даже электровакуумных ламп в ключевом режиме, была почти полностью замещена микрореализацией после изобретения транзисторов в конце 40-х гг. ХХ в. Затем появились интегральные микросхемы (ИМС) малой степени интеграции, что позволило строить схемы на «жёсткой» логике. Однако уже в 60-е гг. ХХ в. появляются ИМС средней степени интеграции, например, мультиплексоры (MS), дешифраторы (DC), что обусловило появление понятия «универсальный логический модуль». Разработка ИМС оперативной памяти (ОЗУ), перепрограммируемой постоянной памяти (ППЗУ), программируемых логических матриц (ПЛМ) в 70-е гг. ХХ в. создало условия для появления больших интегральных схем БИС и «гибкой» логики, изменяемой пользователем не в заводских условиях. Поэтому создание в конце 80-х гг. ХХ в. программируемых логических интегральных схемах ( ПЛИС ) было логичным продолжением этого «гибкого» направления цифровой схемотехники. ПЛИС типа FPGA (field-programmable gate array) используют так называемый LUT ( Look up Table ) генератор логических функций, выполненный в виде дерева передающих МОП транзисторов для реализации мультиплексора-селектора (постоянной памяти разрядностью один бит с n адресными входами), настраиваемого по входам данных на вычисление только одной логической функции для данной конфигурации. Авторами разработаны и исследованы новые логические элементы, улучшающие их характеристики. Предложены элементы, реализующие системы логических функций, элементы, обладающие отказои сбоеустойчивостью. В статье анализируются результаты моделирования и оптимизации этих элементов в системе схемотехнического моделирования NI Multisim 10 firm National Instruments Electronics Workbench Group по энергопотреблению и задержке. Делается вывод о возможности их применения в ПЛИС .

i Надоели баннеры? Вы всегда можете отключить рекламу.

Похожие темы научных работ по математике , автор научной работы — Вихорев Р.В., Прохоров А.С., Тюрин С.Ф., Никитин А.С.

Отказоустойчивая программируемая логическая матрица
Программируемые логические элементы ПЛИС fpga для реализации систем логических функций
Дерево транзисторов для реализации систем логических функций
О реализации логических функций шести переменных в адаптивном логическом модуле FPGA Stratix III
FPGA LUT с двумя выходами декомпозиции по Шеннону
i Не можете найти то, что вам нужно? Попробуйте сервис подбора литературы.
i Надоели баннеры? Вы всегда можете отключить рекламу.

SIMULATION AND OPTIMIZATION OF INNOVATIVE FPGA’s LOGICAL ELEMENTS

Calculation or as it is customary to say, the implementation of logical functions since the invention of an electromagnetic relay is one of the most important tasks solved by digital equipment. This kind of macroscopic implementation of binary logic, including, as a variant, the use of even electronics lamps in a key mode was, in a number of cases, almost completely replaced by microrealization after the invention of transistors in the late 40s of the twentieth century. Then there appeared integrated microcircuits (IC) of a small degree of integration, which allowed to build circuits on «hard» logic. However, in the 60s of the twentieth century, IMSs of medium degree of integration appeared, for example, multiplexers (MS), decoders (DC), which led to the emergence of the concept of «universal logic module». The development of the RAM, programmable read-only memory (PROM), programmable logic arrays (PLM) in the 70s of the twentieth century created the conditions for the appearance of «flexible» logic that the user can change not in the factory. Therefore, the creation of programmable logic integrated circuits (FPGAs) in the late 1980s was a logical continuation of this «flexible» direction of digital circuitry. FPGA type (field-programmable gate array) uses the so-called LUT ( Look up Table ), a logic function generator made in the form of a MOS transistor tree for implementing a selector multiplexer (one-bit permanent memory with n address inputs), configurable by data inputs for the calculation of only one logical function for a given configuration. The authors developed new logical elements that improve their characteristics. An element is proposed that implements logical system functions, an element that has fault tolerance. The article analyzes the results of modeling these elements in NI Multisim 10 firm National Instruments Electronics Workbench Group for power consumption and delay. It is concluded that they can be used in FPGAs.

Текст научной работы на тему «Моделирование и оптимизация инновационных логических элементов ПЛИС»

2017 Электротехника, информационные технологии, системы управления № 24 УДК 681.32

Р.В. Вихорев1,2, А.С. Прохоров1,3, С.Ф. Тюрин1,4, А.С. Никитин1

1Пермский национальный исследовательский политехнический университет,

2ПАО «Пермская научно-производственная приборостроительная компания»,

3АО «ЭР-Телеком Холдинг», Пермь, Россия

4 Пермский государственный национальный исследовательский университет;

МОДЕЛИРОВАНИЕ И ОПТИМИЗАЦИЯ ИННОВАЦИОННЫХ ЛОГИЧЕСКИХ ЭЛЕМЕНТОВ ПЛИС

Вычисление, или, как принято говорить, реализация логических функций со времени изобретения электромагнитного реле в середине Х!Х в. является одной из важнейших задач, решаемых цифровой аппаратурой. Эта своего рода макрореализация бинарной логики, включавшая как вариант и использование в ряде случаев даже электровакуумных ламп в ключевом режиме, была почти полностью замещена микрореализацией — после изобретения транзисторов в конце 40-х гг. ХХ в. Затем появились интегральные микросхемы (ИМС) малой степени интеграции, что позволило строить схемы на «жёсткой» логике. Однако уже в 60-е гг. ХХ в. появляются ИМС средней степени интеграции, например, мультиплексоры (MS), дешифраторы (DC), что обусловило появление понятия «универсальный логический модуль». Разработка ИМС оперативной памяти (ОЗУ), перепрограммируемой постоянной памяти (ППЗУ), программируемых логических матриц (ПЛМ) в 70-е гг. ХХ в. создало условия для появления больших интегральных схем БИС и «гибкой» логики, изменяемой пользователем не в заводских условиях. Поэтому создание в конце 80-х гг. ХХ в. программируемых логических интегральных схемах (ПЛИС) было логичным продолжением этого «гибкого» направления цифровой схемотехники. ПЛИС типа FPGA (field-programmable gate array) используют так называемый LUT (Look up Table) — генератор логических функций, выполненный в виде дерева передающих МОП транзисторов для реализации мультиплексора-селектора (постоянной памяти разрядностью один бит с n адресными входами), настраиваемого по входам данных на вычисление только одной логической функции для данной конфигурации. Авторами разработаны и исследованы новые логические элементы, улучшающие их характеристики. Предложены элементы, реализующие системы логических функций, элементы, обладающие отказо- и сбоеустойчивостью. В статье анализируются результаты моделирования и оптимизации этих элементов в системе схемотехнического моделирования NI Multisim 10 firm National Instruments Electronics Workbench Group по энергопотреблению и задержке. Делается вывод о возможности их применения в ПЛИС.

Ключевые слова: логический элемент, моделирование, ПЛИС, Multisim.

R.V. Vikhorev12, A.S. Prokhorov13, S.F. Tyurin14, A.S. Nikitiin1

1Perm National Research Polytechnic University, Perm, Russian Federation 2 Public joint stock «Perm scientific industrial instrument-making company», Perm, Russian Federation

3JSC «ER-Telecom Holding», Perm, Russian Federation

4Perm State National Research University, Perm, Russian Federation

SIMULATION AND OPTIMIZATION OF INNOVATIVE FPGA’s

Calculation or as it is customary to say, the implementation of logical functions since the invention of an electromagnetic relay is one of the most important tasks solved by digital equipment. This kind of macroscopic implementation of binary logic, including, as a variant, the use of even electronics lamps in a key mode was, in a number of cases, almost completely replaced by microrealization — after the invention of transistors in the late 40s of the twentieth century. Then there appeared integrated microcircuits (IC) of a small degree of integration, which allowed to build circuits on «hard» logic. However, in the 60s of the twentieth century, IMSs of medium degree of integration appeared, for example, multiplexers (MS), decoders (DC), which led to the emergence of the concept of «universal logic module». The development of the RAM, programmable read-only memory (PROM), programmable logic arrays (PLM) in the 70s of the twentieth century created the conditions for the appearance of «flexible» logic that the user can change not in the factory. Therefore, the creation of programmable logic integrated circuits (FPGAs) in the late 1980s was a logical continuation of this «flexible» direction of digital circuitry. FPGA type (field-programmable gate array) uses the so-called LUT (Look up Table), a logic function generator made in the form of a MOS transistor tree for implementing a selector multiplexer (one-bit permanent memory with n address inputs), configurable by data inputs for the calculation of only one logical function for a given configuration. The authors developed new logical elements that improve their characteristics. An element is proposed that implements logical system functions, an element that has fault tolerance. The article analyzes the results of modeling these elements in NI Multisim 10 firm National Instruments Electronics Workbench Group for power consumption and delay. It is concluded that they can be used in FPGAs.

Keywords: look up table, simulation, FGPA, multisim.

Введение. Вычисление логических функций, реализация конечных автоматов [1-3] являются одной из важнейших функций цифровых интегральных микросхем, в том числе программируемых логических интегральных схем (ПЛИС), например типа FPGA (Field-Programmable Gate Array) [4-8]. В них имеются так называемые конфигурируемые логические блоки (КЛБ), которые с помощью матриц локальных и глобальных коммутаций могут соединяться друг с другом и с внешними выводами ПЛИС. Настройка функций и связей КЛБ осуществляется с помощью конфигурационного файла. В настоящее время количество КЛБ достигает уже миллионов при общем количестве транзисторов в ПЛИС — несколько миллиардов. В КЛБ логические

функции реализуются генераторами функций, которые заданы в совершенной дизъюнктивной нормальной форме (СДНФ), в англоязычных источниках они получили название LUT (Look upTable) [5, 6]. Причём каждый LUT реализует только одну функцию для данной настройки, как правило, 4 переменных. Имеются также ПЛИС CPLD (Complex Programmable Logic Device), в которых логические функции вычисляются в дизъюнктивной нормальной форме — ДНФ [9, 10]. В настоящее время разработаны так называемые адаптивные логические модули (АЛМ), в которых реализуются логические функции 6, 7 и даже 8 переменных [11, 10].

Ведутся исследования по созданию гибридных ПЛИС, сочетающих положительные особенности FPGA и CPLD. На кафедре «Автоматика и телемеханика» ПНИПУ в рамках договора о научно-техническом партнёрстве с ФИЦ ИПИ РАН, ИПУ РАН проводятся исследования в области создания инновационных элементов для отказо-, сбое- и ра-диационно-устойчивой аппаратуры критического применения, в том числе и так называемой самосинхронной и энергоэффективной [12, 13]. По этому направлению в период 2011-2017 гг. защищены кандидатские диссертации по научной специальности 05.13.05 А.В. Грековым, О.А. Громовым, А.Ю. Городиловым, А.Н. Каменских. Результаты исследований использованы в международном проекте Евросоюза TEMPUS-GreenCo (Green Computing and Commonication, официальный номер проекта 530270-TEMPUS-1-2012-1-UK- TEMPUS-JPCR). За счёт средств проекта на кафедре оборудована компьютерами и оргтехникой аудитория 312А. Разработанные элементы включены в библиотеку элементов ТЦ МИЭТ.

В статье описываются новые результаты разработки, моделирования и оптимизации вновь предложенных инновационных элементов.

1. Моделирование элемента DC LUT. Предложенный элемент DC LUT позволяет реализовать систему логических функций в СДНФ [14-17]. Моделирование осуществляется в системе схемотехнического моделирования NI Multisim 10 firm National Instruments Electronics Workbench Group [18]. На рис. 1 представлена модель 1-LUT с инверторами по входам, выходам и переменным (реализует функции одной переменной).

Модель предлагаемого 2DC-LUT изображена на рис. 2.

р|»*а|*а| * ‘ о *> два д ■ в | ъ -ан^-ш- з с. »• « »-10 $ ^61

— I _[7 ,1 • Я , | ~., — , — ‘О — О

Рис. 1. Модель 1-ЬИТ

Рис. 2. Модель 2БС-ШТ

Динамическое моделирование с помощью генератора входных наборов, например, для функции сложения по модулю два (исключающее ИЛИ) подтверждает работоспособность ЭС-ЬиТ (рис. 3).

Рис. 3. Осциллограмма работы 2DC-LUT для функции сложения по модулю два (исключающее ИЛИ)

DC-LUT обеспечивает возможность формирования значений кон-ституент логической функции в СДНФ, что позволяет при использовании дополнительных блоков дизъюнкций реализовывать в КЛБ системы логических функций. Например, часто необходимы функции суммы и переноса, зависящие от одних и тех же 3 переменных. Как показывают исследования, такой подход позволяет снизить сложность реализации систем функций (и повысить вероятность безотказной работы) при незначительном увеличении временной задержки.

На основе DC-LUT предложен адаптивный элемент ÂDC-LUT, который в зависимости от настройки может выполнять роль LUT или DC-LUT, что повышает функциональность и гибкость КЛБ. Модель ADC LUT на одну переменную представлена на рис. 4.

2. Мажоритирование LUT. С целью создания отказо-, сбое-и радиационно-устойчивой аппаратуры применяют структурное резервирование, например, троирование с элементом голосования по

большинству — мажоритирование [19, 20]. Модель мажоритарного элемента МЭ (элемента голосования по большинству, выбора 2 из 3) изображена на рис. 5.

Рис. 4. АБС ЬиТ на одну переменную, КЯ-конфигурационная ячейка

Рис. 5. Модель мажоритарного элемента МЭ

Модель троированного 1-ЬИТ с МЭ изображена на рис. 6. Анализ результатов моделирования показал работоспособность схемы троированного 1-ЬИТ с МЭ.

Рис. 6. Модель троированного 1-LUT с МЭ

3. Отказоустойчивый 1-LUT на основе толерантных транзисторных структур. Для создания инновационного отказо-, сбое- и ра-диационно-устойчивого LUT предлагается использовать так называемые толерантные транзисторные структуры — ТТС [21, 22]. Например, толерантный КМОП-инвертор, в котором применено расчетверение

транзисторов (рис. 7).

□ ESsÊSlea alool |ЩЩв m ш в 1 -Use List — l| ff Ь-« ai^eiA’Bi

« * Y * Q | s | J | Mifî^m™ | ® ® ©o|

Рис. 7. Модель толерантного инвертора

Моделирование отказоустойчивого дерева 1-LUT изображено на рис. 8.

О © И 9,1 A QI ™i| ■ ■ г 0′ « ■ « « ■ р .„s,, ■

Рис. 8. Модель дерева LUT с резервированием транзисторов

Модель предлагаемого 1-LUT с использованием ТТС изображена на рис. 9.

Рис. 9. Модель l-LUT-ТТС с резервированием транзисторов

Выполнено также моделирование LUT, в котором одновременно вычисляются две функции DLUT, а также схемы с предлагаемой ДНФ-реализацией [23, 24]. При создании многоразрядных LUT, а также при выполнении резервирования необходимо учитывать ограничения Ми-да-Конвей на число последовательно соединенных МОП передающих (ключевых) транзисторов [25].

4. Результаты моделирования и оптимизации. Проведен эксперимент по оценке энергопотребления, задержки различных вариантов логических элементов. На рис. 10 представлены результаты сравнения энергопотребления троированного LUT (LUT+МЭ) и LUT-ТТС (LUT 4-х) для одной из доступных моделей транзисторов.

Частота MHz 10 20 30 40 50 60 70 30 90 100 200 300 400 500

0,2 0,00028 0,00057 0,00222 0,00147 0,00305 0,00248 0,00383 0,0346 0,00408 0,00441 0,00929 0,0141 0,019 0,0236

0,3 0,00062 0,00126 0,00511 0,00327 0,00698 0,00554 0,00873 0,00775 0,00913 0,00996 0,0208 0,0316 0,0425 0,0532

0,4 0,00108 0,00221 0,00922 0,00578 0,0125 0,00982 0,0157 0,0137 0,0161 0,0176 0,0369 0,0561 0,0753 0,0945

0,5 0,00168 0,00344 0,0145 0,00902 0,0198 0,0153 0,0246 0,0241 0,0253 0,0275 0,0576 0,0876 0,118 0,147

0,6 0,00241 0,00495 0,0211 0,013 0,0286 0,022 0,0356 0,0308 0,0363 0,0396 0,0829 0,126 0,169 0,212

0,7 0,00327 0,00672 0,0289 0,0176 0,0391 0,03 0,0487 0,042 0,0494 0,0539 0,113 0,171 0,230 0,289

1 0,00664 0,0137 0,0596 0,036 0,0806 0,0611 0,1 0,0856 0,101 0,11 0,23 0,349 0,469 0,588

2 0,0264 0,0546 0,243 0,144 0,327 0,244 0,405 0,342 0,403 0,439 0,918 1,40 1,87 2,35

г 0,0594 0,123 0,550 0,323 0,741 0,549 0,916 0,769 0,906 0,987 2,07 3,14 4,21 5,29

4 0,106 0,218 0,983 0,574 1,32 0,976 1,63 1,37 1,61 1,76 3,67 5,58 7,49 9,39

ь 0,165 0,341 1,54 0,897 2,08 1,53 2,56 2,14 2,52 2,74 5,74 8,72 11,7 14,7

Частота мнК^^ 10 20 30 40 50 60 70 80 90 100 200 300 400 500

0,2 0,00085 0,00170 0,00667 0,00439 0,00614 0,00743 0,0115 0,0104 0,0122 0,0133 0,0279 0,0425 0,0572 0,0723

0,3 0,00185 0,00376 0,0153 0,00979 0,0209 0,0166 0,0262 0,0232 0,0274 0,0298 0,0625 0,0951 0,128 0,162

0,4 0,00324 0,00663 0,0276 0,0173 0,0376 0,0295 0,047 0,0412 0,0486 0,053 0,111 0,169 0,227 0,286

0,5 0,00502 0,0103 0,0436 0,027 0,0593 0,046 0,0738 0,0643 0,0758 0,0826 0,173 0,263 0,354 0,445

0,6 0,00721 0,0148 0,0633 0,389 0,0858 0,0661 0,107 0,0926 0,109 0,119 0,249 0,379 0,509 0,640

0,7 0,00978 0,0201 0,0866 0,0529 0,117 0,0899 0,146 0,126 0,148 0,162 0,339 0,515 0,692 0,870

1 0,0199 0,041 0,179 0,108 0,242 0,183 0,3 0,257 0,303 0,33 0,69 1,05 1,41 1,77

2 0,0793 0,164 0,728 0,431 0,982 0,733 1,21 1,03 1,21 1,32 2,76 4,20 5,64 7,08

3 0,178 0,368 1,65 0,969 2,22 1,65 2,75 2,31 2,72 2,96 6,21 9,44 12,7 15,9

4 0,317 0,654 2,95 1,72 3,97 2,93 4,90 4,1 4,83 5,27 11 16,8 22,5 28,3

5 0,495 1,02 4,62 2,69 6,21 4,58 7,67 6,41 7,55 8,23 17,2 26,2 35,2 44,2

Рис. 10. Результаты сравнения троированного LUT (LUT+МЭ) и LUT-ТТС (LUT 4-х)

На рис. 11 представлены результаты сравнения задержки троированного LUT (LUT+МЭ) и LUT-ТТС (LUT 4-х).

Частота (MHz) LUT-4X (lis) LUT ME (us) 3 ад ержка (LUT-ME) -(LUT-4x)

90 20,000 19,968 0,032

100 22,216 22,210 -0,006

200 10 10,005 0,005

300 6.670 6,665 0.005

400 5,005 5 0.005

500 4.001 3.999 0.002

Рис. 11. Результаты сравнения задержки троированного LUT (LUT+МЭ) и LUT-ТТС (LUT 4-х)

Оптимизация выполнялась модифицированным венгерским методом с последующим построением Парето-оптимальных вариантов по сложности (вероятности безотказной работы), энергопотреблению и задержке. Результаты оптимизации по вероятности безотказной работы представлены на рис. 12.

Рис. 12. Оптимизация КЛБ на наборах LUT, DOLUT, ДНФ, DLUT в зависимости от числа переменных n, количества функций m, и параметра декомпозиции к с целью соблюдения ограничений Мида-Конвей

Выводы. Таким образом, моделирование подтверждает работоспособность предложенных инновационных логических элементов ПЛИС. LUT-ТТС обладает меньшими, чем троированный LUT, показателями динамического энергопотребления при значительно большей надёжности, при этом задержка увеличивается незначительно. Оптимизация позволяет сделать вывод о предпочтительности DСLUT при большом числе функций и среднем числе переменных. При большом числе переменных целесообразно использовать ДНФ-реализации.

Оценка результатов моделирования и оптимизации доказывает высокую эффективность применения разработанных элементов ПЛИС в высоконадёжных и специальных приложениях, например, в авиони-ке, в космической и другой аппаратуре, что может внести определённый вклад в дело импортозамещения электронной компонентной базы.

1. Горбатов В. А. Фундаментальные основы дискретной математики. Информационная математика: учеб. пособие для вузов. — М.: Наука, 2000. — 540 с.

i Не можете найти то, что вам нужно? Попробуйте сервис подбора литературы.

2. Тюрин С.Ф. Аляев Ю.А. Дискретная математика: практическая дискретная математика и математическая логика. — М. : Финансы и статистика, 2010. — 394 с.

3. Тюрин С.Ф., Аляев Ю.А. Дискретная математика: тест-драйв по дискретной математике и математической логике. — Пермь: Изд-во Перм. нац. исслед. политехн. ун-та, 2014. — 231 с.

4. Угрюмов Е.П. Цифровая схемотехника: учеб. пособие. -2-е изд., перераб. и доп. — СПб.: БХВ-Петербург, 2007. — 782 с.

5. Строгонов А., Цыбин С. Программируемая коммутация ПЛИС: взгляд изнутри [Электронный ресурс]. — URL: http://www.kit-e.ru/articles/plis/2010_11_56.php (дата обращения: 11.06.2017).

6. Виды программируемой логики [Электронный ресурс]. — URL: http://www.pvsm.ru/programmirovanie/87810 (дата обращения: 10.06.2017).

7. Programmable Logic Devices [Электронный ресурс]. — URL: http://ee.sharif.edu/~logic_circuits_t/readings/PLD.pdf (дата обращения: 04.06.2017).

8. Программируемая логика и её применение в микропроцессорных системах [Электронный ресурс]. — URL: http://lektsii.org/7-10275.html (дата обращения: 08.06.2017).

9. CPLD (Complex Programmable Logic Device) [Электронный ресурс]. — URL: http://www.myshared.ru/slide/981511/ (дата обращения: 09.06.2017).

10. Stephen Brown, Jonathan Rose. Architecture of FPGAs and CPLDs: A Tutorial [Электронный ресурс]. — URL: http://www.eecg.toronto.edu/~jayar/pubs/brown/survey.pdf (дата обращения: 10.06.2017).

11. Logic Array Blocks and Adaptive Logic Modules in Stratix III Devices [Электронный ресурс]. — URL: https://www.altera.com.cn/content/ dam/alterawww/global/zh_CN/pdfs/literature/hb/stx3/stx3_siii51002.pdf (дата обращения: 20.10.2017).

12. Самосинхронный вычислитель для высоконадежных применений / Ю.А. Степченков [и др.] // Проблемы разработки перспективных микро- и наноэлектронных систем (МЭС): сб. тр. всерос. науч.-техн. конф. / Ин-т проблем проектир. в микроэлектронике РАН. — М., 2010. — № 1.

13. Библиотека самосинхронных элементов для технологии БМК / Ю.А. Степченков [и др.] // Проблемы разработки перспективных микроэлектронных систем — 2006: сб. науч. тр. / под общ. ред. А.Л. Стемп-ковского; Ин-т проблем проектир. в микроэлектронике РАН. — М., 2006. — С. 259-264.

14. Тюрин С.Ф. Дерево транзисторов для реализации систем логических функций // Вестник Пермского национального исследовательского политехнического университета. Электротехника, информационные технологии, системы управления. — 2015. — № 2(14). — С. 37-45.

15. Вихорев Р.В., Тюрин С.Ф. Программируемые логические элементы ПЛИС для реализации систем логических функций // Вестник Пермского национального исследовательского политехнического университета. Электротехника, информационные технологии, системы управления. — 2017. — № 23. — С. 133-145.

16. Vikhorev R. Universal logic cells to implement systems functions // Proceedings of the 2016 IEEE North West Russia Section Young Researchers in Electrical and Electronic Engineering Conference, EIConRusNW 2016. — 2016. — С. 373-375.

17. Тюрин С.Ф., Вихорев Р.В. Программируемое логическое устройство: пат. Рос. Федерация № 2573732; опубл. 27.01.2016. Бюл. № 3.

18. Сайт разработчика National Instruments [Электронный ресурс]. -URL: http://www.ni.com/multisim/ (дата обращения: 08.06.2017).

19. Carl Carmichael. Triple Module Redundancy Design Techniques for Virtex FPGAs [Электронный ресурс]. — URL: https://www.xilinx.com/ support/documentation/application_notes/xapp197.pdf (дата обращения: 07.12.2016).

20. Xilinx Reduces Risk and Increases Efficiency for IEC61508 and ISO26262 Certified Safety Applications. WP461 (v1.0) [Электронный ресурс]. — April 9, 2015. — URL: http://www.xilinx.com/support/ documentation/white_papers/wp461-functional-safety.pdf (дата обращения: 20.12.2016).

21. Тюрин С.Ф. Статическая оперативная память на основе отказоустойчивой ячейки базового матричного кристалла // Вестник Пермского национального исследовательского политехнического университета. Электротехника, информационные технологии, системы управления. — 2016. — № 1(17). — С. 16-27.

22. Тюрин С.Ф. Радиационно-устойчивая ячейка SRAM // Вестник Пермского национального исследовательского политехнического университета. Электротехника, информационные технологии, системы управления. — 2014. — № 4(12). — С. 14-30.

23. Тюрин С.Ф., Прохоров А.С. Отказоустойчивая программируемая логическая матрица // Вестник Пермского национального исследовательского политехнического университета. Электротехника, информационные технологии, системы управления. — 2017. — № 23. -С. 45-58.

24. Prohorov A.S. Green logic // Proceedings of the 2016 IEEE North West Russia Section Young Researchers in Electrical and Electronic Engineering Conference, EIConRusNW 2016. — 2016. — С. 785-786.

25. Carver A. Mead, Lynn Conway. Introduction to VLSI Systems [Электронный ресурс]. — URL: http://ai.eecs.umich.edu/people/conway/ VLSI/VLSIText/PP-V2/V2.pdf; https://ru.scribd.com/document/104510240/ VLSI-Introduction-to-VLSI-Systems-Mead-amp-Conway (дата обращения: 21.10.2017).

1. Gorbatov V.A. Fundamental’nye osnovy diskretnoi matematiki. Informatsionnaia matematika [Fundamental bases discrete mathematics. Information mathematics]. М.: Nauka, 2000. 540 p.

2. Tiurin S.F. Aliaev Iu.A. Diskretnaia matematika: prakticheskaia diskretnaia matematika i matematicheskaia logika [Discrete mathematics and mathematical logic]. Moscow: Finansy i statistika, 2010. 394 p.

3. Tiurin S.F., Aliaev Iu.A. Diskretnaia matematika: test-draiv po diskretnoi matematike i matematicheskoi logike [Discrete mathematics: practical discrete mathematics and mathematical logic]. Permskii natsional’nyi issledovatel’skii politekhnicheskii universitet, 2014. 231 p.

4. Ugriumov E.P. Tsifrovaia skhemotekhnika [Digital circuitry], 2nd ed. Saint Petersburg: BHV-Peterburg, 2007. 782 p.

5. Strogonov A., Tsybin S. Programmiruemaia kommutatsiia PLIS: vzgliad iznutri [Programmable switching FPGA: a view from the inside], available at: http://www.kit-e.ru/articles/plis/2010_11_56.php (accessed 11 June 2017).

6. Vidy programmiruemoi logiki [Types of programmable logic], available at: http://www.pvsm.ru/programmirovanie/87810 (accessed 10 June 2017).

7. Programmable Logic Devices, available at: http://ee.sharif.edu/ ~logic_circuits_t/readings/PLD.pdf (accessed 04 June 2017).

8. Programmiruemaia logika i ee primenenie v mikroprotsessornykh sistemakh [Programmable logic and its application in microprocessor systems], available at: http://lektsii.org/7-10275.html (accessed 08 June 2017).

9. CPLD (Complex Programmable Logic Device), available at: http://www.myshared.ru/slide/981511/ (accessed 09 June 2017).

10. Stephen Brown, Jonathan Rose. Architecture of FPGAs and CPLDs: A Tutorial, available at: http://www.eecg.toronto.edu/ ~jayar/pubs/brown/survey.pdf (accessed 10 June 2017).

11. Logic Array Blocks and Adaptive Logic Modules in Stratix III Devices, available at: https://www.altera.com.cn/content/dam/ alterawww/global/zh_CN/pdfs/literature/hb/stx3/stx3_siii51002.pdf (accessed 20 October 2017).

12. Stepchenkov Iu.A. [et al.]. Samosinkhronnyi vychislitel’ dlia vysokonadezhnykh primenenii [Self-timed computer for high-reliability applications]. Sbornik trudov vserossiiskoi nauchno-tekhnicheskoi konferentsii «Problemy razrabotki perspektivnykh mikro- i nanoelektronnykh sistem (MES)». Moscow: Institut problem proektirovaniia v mikroelektronike RAN, 2010, no. 1.

13. Stepchenkov Iu.A. [et al.]. Biblioteka samosinkhronnykh elementov dlia tekhnologii BMK [Library elements for self-timed FPGA technology]. Sbornik nauchnykh trudov «Problemy razrabotki perspektivnykh mikroelektronnykh sistem — 2006». Ed. A.L. Stempkovskogo Moscow: Institut problem proektirovaniia v mikroelektronike RAN, 2006, pp. 259-264.

14. Tiurin S.F. Derevo tranzistorov dlia realizatsii sistem logicheskikh funktsii [Tree of transistors for implementation of logic functions systems]. Vestnik Permskogo natsional’nogo issledovatel’skogo

politekhnicheskogo universiteta. Elektrotekhnika, informatsionnye tekhnologii, sistemy upravleniia, 2015, no. 2(14), pp. 37-45.

15. Vikhorev R.V., Tiurin S.F. Programmiruemye logicheskie elementy PLIS dlia realizatsii sistem logicheskikh funktsii [Programmable logic elements of FPGA for systems of logic functions realization]. Vestnik Permskogo natsional’nogo issledovatel’skogo politekhnicheskogo universiteta. Elektrotekhnika, informatsionnye tekhnologii, sistemy upravleniia, 2017, no. 23, pp. 133-145.

16. Vikhorev R. Universal logic cells to implement systems functions. Proceedings of the 2016 IEEE North West Russia Section Young Researchers in Electrical and Electronic Engineering Conference, EIConRusNW2016, 2016, pp. 373-375.

17. Tiurin S.F., Vikhorev R.V. Programmiruemoe logicheskoe ustroistvo [Programmable logic device]. Patent Rossiiskaia Federatsiia no. 2573732 (2016).

18. Sait razrabotchika National Instruments [National Instruments Developer Site], available at: http://www.ni.com/multisim/ (accessed 08 June 2017).

19. Carl Carmichael. Triple Module Redundancy Design Techniques for Virtex FPGAs, available at: https://www.xilinx.com/support/documen-tation/application_notes/xapp197.pdf (accessed 07 December 2016).

20. Xilinx Reduces Risk and Increases Efficiency for IEC61508 and ISO26262 Certified Safety Applications. WP461 (v1.0). April 9, 2015, available at: http://www.xilinx.com/support/documentation/white_papers/ wp461-functional-safety.pdf (accessed 20 December 2016).

21. Tiurin S.F. Staticheskaia operativnaia pamiat’ na osnove otkazoustoichivoi iacheiki bazovogo matrichnogo kristalla [Static RAM based on a fault-tolerant cell of the base matrix crystal]. Vestnik Permskogo natsional’nogo issledovatel’skogo politekhnicheskogo universiteta. Elektrotekhnika, informatsionnye tekhnologii, sistemy upravleniia, 2016, no. 1(17), pp. 16-27.

22. Tiurin S.F. Radiatsionno-ustoichivaia iacheika SRAM [Radiation-resistant SRAM cell]. Vestnik Permskogo natsional’nogo issledovatel’skogo politekhnicheskogo universiteta. Elektrotekhnika, informatsionnye tekhnologii, sistemy upravleniia, 2014, no. 4(12), pp. 14-30.

23. Tiurin S.F., Prokhorov A.S. Otkazoustoichivaia programmi-ruemaia logicheskaia matritsa [Fault-tolerant programmable logic matrix] Vestnik Permskogo natsional’nogo issledovatel’skogo politekhnicheskogo

universiteta. Elektrotekhnika, informatsionnye tekhnologii, sistemy upravleniia, 2017, no. 23, pp. 45-58.

24. Prohorov A.S. Green logic. Proceedings of the 2016 IEEE North West Russia Section Young Researchers in Electrical and Electronic Engineering Conference, EIConRusNW 2016, 2016, pp. 785-786.

25. Carver A. Mead, Lynn Conway. Introduction to VLSI Systems, available at: http://ai.eecs.umich.edu/people/conway/VLSI/VLSIText/PP-V2/V2.pdf; https://ru.scribd.com/document/104510240/VLSI-Introduction-to-VLSI-Systems-Mead-amp-Conway (accessed 21 October 2017).

Сведения об авторах

Вихорев Руслан Владимирович (Пермь, Россия) — аспирант кафедры «Автоматика и телемеханика» Пермского национального исследовательского политехнического университета; инженер-конструктор ПАО «Пермская научно-производственная приборостроительная компания» (614990, Пермь, Комсомольский пр., 29, e-mail: vihrusvla@gmail.com).

Прохоров Андрей Сергеевич (Пермь, Россия) — аспирант кафедры «Автоматика и телемеханика» Пермского национального исследовательского политехнического университета; программист АО «ЭР-Телеком Холдинг» (614990, Пермь, ш. Космонавтов., 111, корпус 43, e-mail: npoxop007@yandex.ru)

Тюрин Сергей Феофентович (Пермь, Россия) — заслуженный изобретатель Российской Федерации, доктор технических наук, профессор кафедры «Автоматика и телемеханика» Пермского национального исследовательского политехнического университета (614990, Пермь, Комсомольский пр., 29, e-mail: tyurinsergfeo@yandex.ru).

Никитин Алексей Сергеевич — студент Пермского национального исследовательского политехнического университета (614990, Пермь, Комсомольский пр., 29, е-mail: siriousbiz@yandex.ru).

About the authors

Vikhorev Ruslan Vladimirovich (Perm, Russian Federation) is а design engineer Public Joint-stock Company «Perm Scientific-Industrial

Instrument Making Company»; post-graduate student at the Department of Automation and Telemechanics Perm National Research Polytechnic University (614990, Perm, 29, Komsomolsky pr., e-mail: vihrusvla@gmail.com).

Prokhorov Andrey Sergeevich (Perm, Russian Federation) is programmer of JSC «ER-Telecom Holding», postgraduate student at the Department of Automation and Telemechanics Perm National Research Polytechnic University (614990, Perm, sh. Kosmonavtov, 111, korpus 43, e-mail: npoxop007@yandex.ru).

Tyurin Sergey Feofentovich (Perm, Russian Federation) is а Honored Inventor of the Russian Federation, Doctor of Technical Sciences, Professor at the Department of Automation and Telemechanics Perm National Research Polytechnic University (614990, Perm, 29, Komsomolsky pr., e-mail: tyurinsergfeo@yandex.ru).

Nikitiin Alexey Sergeevich (Perm, Russian Federation) is a Student Perm National Research Polytechnic University (614990, Perm, 29, Komsomolsky pr., e-mail: siriousbiz@yandex.ru).